二维DCT在粗粒度可重构处理器上的实现  

Implementation of 2D-DCT on Coarse Grain Reconfigurable Processor

作　　者：徐佳庆[1] 邬贵明[1] 窦勇[1] 

机构地区：[1]国防科学技术大学计算机学院,长沙410073

出　　处：《计算机工程》2008年第20期257-259,共3页Computer Engineering

基　　金：国家自然科学基金资助项目(60633050)

摘　　要：针对粗粒度可重构处理器的特点,提出一种二维离散余弦变换的设计方法,该方法在硬件资源受限的条件下,有效地挖掘了算法的并行性,结果证明算法在速度和资源利用率方面均达到了较好的状态,可满足实时图像编解码的要求。According to the feature of coarse grain reconfigurable processor, this paper introduces an approach that implements 2D-DCT on coarse grain reconfigurable processor. This approach develops the parallelism of algorithm effectively in the condition of limited hardware resources. As a result, it can get better resource utility and faster speed in comparison with microprocessor and meet the demand of real time picture coding and decoding.

关 键 词：二维离散余弦变换 可重构处理器 粗粒度 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]