手把手教你学CPLD/FPGA设计(七)  

作　　者：周兴华 

出　　处：《电子世界》2009年第7期34-37,共4页Electronics World

摘　　要：Verilog HDL硬件描述语言 Verilog HDL是一种用于数字系统设计的硬件描述语言，它可用来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。Verilog HDL是目前应用最广泛的一种硬件描述语言。

关 键 词：PLD/FPGA设计 VERILOG 硬件描述语言 把手 数字系统设计 数字逻辑系统 HDL 逻辑设计 

分 类 号：TP311[自动化与计算机技术—计算机软件与理论] TP312[自动化与计算机技术—计算机科学与技术]