基于CPLD的编码器倍频鉴相计数电路设计  

Design of the circuit of quadruple frequency phase discrimination and counting for encoder based on CPLD

作　　者：马志建[1] 戴炬[1] 张峰[1] 张田田[1] 

机构地区：[1]山东科技大学信息与电气工程学院,山东青岛266510

出　　处：《仪器仪表用户》2009年第4期82-84,共3页Instrumentation

摘　　要：本文基于CPLD,设计了一种针对增量式光电编码器的倍频鉴相计数电路。在介绍了倍频、鉴相、计数原理的基础上,使用VHDL语言实现了对编码器脉冲的采集。In this paper, we design the circuit of quadruple frequency, phase discrimination and counting pulse for incremental encoder based on CPLD. On the base of introducing the theory about quadruple frequency, phase discrimination and counting pulse, we realize the acquisition of encoder using VHDL language.

关 键 词：倍频 鉴相 计数 增量式光电编码器 CPLD 

分 类 号：TN762[电子电信—电路与系统] TN763.3