多芯片组件互连延迟的建模及其解  

Modeling of MCM Interconnection Delay and Its Solution

作　　者：来金梅[1] 李珂[1] 林争辉[1] 

机构地区：[1]上海交通大学电子信息学院

出　　处：《微电子学》1998年第5期336-339,共4页Microelectronics

基　　金：国家九五重点科技攻关项目

摘　　要：多芯片组件中互连线必须采用完整的ＲＬＣ分布参数模型，要得到关于这样的传输线上的既准确又有效的延迟的解比以往建立在ＬＣ或ＲＣ线模型上的求解更具有综合性。分别采用三种不同的技术对多芯片组件互连延迟进行建模，并给出了相应的解。Interconnection line in multichip modules must be modeled in distributed RLC models.The process to obtain efficient and accurate delay fomulas for such transmission line is more comprehensive than the previous process for interconnection lines based on LC or RC models.Interconnection delay in MCM’ s is modeled by using three different techniques,and the associated formulas are also derived.

关 键 词：多芯片组件 互连延迟 MCM IC 

分 类 号：TN420.597[电子电信—微电子学与固体电子学]