算术逻辑运算单元的设计与仿真  

作　　者：方卓红[1] 曲英杰[1] 

机构地区：[1]青岛科技大学信息科学技术学院,山东青岛266061

出　　处：《科技信息》2009年第33期I0059-I0059,I0023,共2页Science & Technology Information

摘　　要：本文利用Verilog硬件描述语言并采用结构化建模方法设计了一个算术逻辑运算单元,并对其进行了仿真测试。该算术逻辑运算单元的字长为32位,能够实现加法、减法、逻辑与、逻辑或四种运算,并产生相关的标志位。仿真结果表明该算术逻辑运算单元的功能是正确的。

关 键 词：集成电路设计 算术逻辑运算单元 VERILOG硬件描述语言 结构化建模 仿真 

分 类 号：TP306.3[自动化与计算机技术—计算机系统结构] TN41[自动化与计算机技术—计算机科学与技术]