不可约三项式有限域的高速并行比特乘法器  

Efficient bit-parallel multiplier for finite field of trinomial using SPB and its weakly dual basis.

作　　者：李大为[1] 龙彦辰[1] 沈海斌[1] 

机构地区：[1]浙江大学超大规模集成电路设计研究所,浙江杭州310027

出　　处：《浙江大学学报（理学版）》2010年第5期541-545,共5页Journal of Zhejiang University（Science Edition）

摘　　要：在移位多项式的弱共轭基底的理论推导的基础上,提出了一种有限域上的并行比特乘法器的新结构.在由不可约三项式f(x)=xm+xk+1生成的域内,此种结构的并行比特乘法器需要m2个与门和m2-1个异或门.在同样的空间复杂度下,时间复杂度降低为TA+(log2max{m+v,2m-1-v})TX,具有最短的关键路径.Based on the deduction of the weakly dual basis（WDB） of shifted polynomial,a new structure of bit-parallel multiplier on finite fields is proposed.While space complexity matches the best results,namely m2 AND and m2-1 XOR gates,the time complexity is reduced to TA＋（log2max{m＋v,2m-1-v}）TX,with the shortest critical path involved in.

关 键 词：有限域 移位多项式基底 弱共轭基底 不可约三项式 并行乘法器 

分 类 号：TN402[电子电信—微电子学与固体电子学] TN918.4