检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]湖州师专物理系,湖州313000 [2]浙江大学电子工程系,杭州310028
出 处:《电路与系统学报》1999年第1期12-17,共6页Journal of Circuits and Systems
基 金:国家自然科学基金!69573008;浙江省自然科学基金
摘 要:本文给出了基于模代数理论的三值维持阻塞触发器,并将其应用到时序逻辑电路设H中。由’J‘多值模代数中的两个基本运算的作用对象和运算结果均为多值信号,所以它的应用避免了以往在采用基}POOI代数的三值触发器时,由于输入、输出信号不匹配而必须增加附加编码电路的问题。设计实例表明,该触发器具会更强的逻辑功能,它使得移位寄存器类的时序电路设计得以显著简化。A new type of ternary edge-triggered flip--flop based on modular algebra is proposed and applied to thedesign of timing logic circuits. As the objects on which multi-valued modular algebra operation is imposed usually are multivalued signals, so are the operation results. Application of ternary edge-triggered flip-flops makes us be able omit extracoding circuits in timing circuits. When using the traditional multi--valued modular Post algebra ternary flip--flops, thesecircuits are incorporated to match the input and output signals. Practical design examples show that ternary edge--triggeredflip-flop has stronger logic function and can be used to effectively simplify the design of timing circuits such as registers.
分 类 号:TN783.02[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.64