检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
机构地区:[1]华南理工大学电子与信息学院微电子研究所,广东广州510640 [2]工业和信息化部电子第五研究所电子元器件可靠性物理及其应用技术国家级重点实验室,广东广州510640
出 处:《华南理工大学学报(自然科学版)》2011年第3期135-139,共5页Journal of South China University of Technology(Natural Science Edition)
基 金:电子元器件可靠性物理及其应用技术国家重点实验室基金资助项目(9140C0301040801)
摘 要:基于Cu的随动强化模型,采用有限元分析方法,对不同Cu/低-k通孔微结构中的应力情景进行模拟分析,探讨了因互连通孔和通孔阻挡层形成工艺的波动性,造成通孔高度、通孔沟槽深度和通孔底部阻挡层厚度的变化,以及这一变化对互连通孔和通孔底部互连应力诱生空洞的影响.结果表明:Cu/低-k互连中的通孔微结构效应,是影响互连应力和形成应力诱生空洞的重要因素.大高宽比的通孔结构更易因通孔高度变化而发生应力诱生空洞;通孔沟槽可以有效提高互连应力迁移的可靠性,但需要控制其深度;通孔底部阻挡层厚度对互连应力诱生空洞性能具有矛盾性,需要折中考虑.Based on the kinematic hardening model of copper,the Cu stress in different Cu/low-k via microstructures are modeled and analyzed via the finite element method to explore the changes of via height,via gouging depth and barrier layer thickness at the via bottom due to the process variation of interconnected via and via barrier layer.Then,the corresponding interconnected via and bottom interconnection stress-induced voiding(SIV) varying with the changes are analyzed.The results indicate that the via microstructure effect of Cu/low-k interconnection is a dominated factor affecting the interconnection stress and the SIV,that the via with high aspect ratio is more susceptible to SIV due to height variation,that the via gouging with suitable depth effectively improves the reliability of stress migration,and that the interconnection SIV performance and the thickness of barrier layer at the via bottom should be compromised because there exists contradiction between the two factors.
关 键 词:Cu/低-k互连 应力诱生空洞 工艺波动 通孔微结构
分 类 号:TN322.8[电子电信—物理电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.66