专用集成电路静态时序分析  

The Overview of Static Timing Analysis in ASICs

作　　者：唐拓[1] 张伟[1] 

机构地区：[1]中国电子科技集团公司第四十七研究所,沈阳110032

出　　处：《微处理机》2012年第2期17-18,22,共3页Microprocessors

摘　　要：随着制程进入深亚微米时代,芯片设计和片上系统(SoC)设计越来越复杂,此一趋势使得如何确保IC质量成为目前所有设计从业人员不得不面临的重大课题。简单介绍了静态时序分析的基础概念及其在IC设计流程中的应用。Chip design and SoC design is becoming more and more complex with the development of manufacturation into deep submicron,which makes how to ensure the quality of IC is a very important subject that has to be faced by all the designers.The basics of static timing analysis and its use in the IC design flow are introduced.

关 键 词：专用集成电路设计 设计约束 静态时序分析 

分 类 号：TN4[电子电信—微电子学与固体电子学]