通用嵌入式SRAM编译器的设计与实现  

Design and Implementation of Flexible Embedded SRAM Compiler

作　　者：王聪[1] 刘鸣[1] 陈虹[1] 郑翔[1] 曹华敏[1] 高志强[1] 

机构地区：[1]清华大学微电子学研究所,北京100084

出　　处：《微电子学》2013年第1期81-84,共4页Microelectronics

基　　金：国家科技重大专项资助项目(2011ZX01034-001-001);国家自然科学基金资助项目(60906010)

摘　　要：介绍了一种适用于多厂商、多种工艺和电路结构的嵌入式SRAM IP核编译器设计方法,该方法使编译器的设计复杂度降低30%以上。专用版图处理工具LayoutBuilder能自动完成版图拼接、打孔、画线、添加端口和生成GDSII版图文件等。专用网表处理工具NetlistBuilder仅用三个函数即可完成网表的生成,同时,该工具还内嵌自动检查端口数目和对齐方式、自动检查内部浮空节点和自动检查浮空端口等功能。介绍了一种编译器验证流程和时序与功耗文件的生成方法。用这个方法开发了针对2种工艺、3种电路结构的8个编译器。对编译器生成的IP核进行了流片验证。结果表明,该方法可以生成满足不同要求的SRAM IP核。A novel design methodology for embedded SRAM IP compiler was presented, which greatly reduced design cycle and complexity of the compiler. When designing a new compiler, designers only need to update algorithm written in high level functions and leave the rest work to specialized tools, which were developed to handle foundry, technology or certain circuit structure relevant information. A new compiler verification approach based on statistics and a Synopsys technology library generating approach based on simulation and interpolation were also discussed.

关 键 词：静态随机存取存储器 IP核 编译器 通用性 

分 类 号：TN432[电子电信—微电子学与固体电子学]