低k介质对CMOS芯片动态功耗的影响  

作　　者：王鹏飞[1] 丁士进[1] 张卫[1] 王季陶[1] 李伟 

机构地区：[1]复旦大学电子工程系,上海200433 [2]台湾集成电路制造公司

出　　处：《自然科学进展（国家重点实验室通讯）》2001年第3期317-321,共5页

基　　金：国家自然科学基金(批准号:69776026)

摘　　要：利用CMOS电路动态功耗模型,对采用不同介电常数绝缘介质的CMOS集成电路进行模拟,研究了不同特征尺寸集成电路中低介电常数绝缘介质薄膜对电路动态功耗的影响。发现集成电路特征尺寸越小,电路功耗-延迟积与金属互连长度的线性关系越好。并且随绝缘介质介电常数降低,电路动态功耗的两个部分:状态翻转功耗与直通短路功耗,都有明显的降低。因此在ULSI中采用低介电常数绝缘介质是降低电路功耗的一种十分有效的途径。

关 键 词：低介电常数绝缘介质 互连延迟 动态功耗 CMOS芯片 集成电路 对管例相器单元电路 

分 类 号：TN432.01[电子电信—微电子学与固体电子学]