VLSI并行测试生成系统的一种动态层次框架  

A Dynamic Hierarchical Framework for VLSI Parallel Test Generation Systems

作　　者：刘蓬侠[1] 曾芷德[1] 李思昆[1] 

机构地区：[1]国防科技大学计算机学院,湖南长沙410073

出　　处：《计算机工程与科学》2001年第2期79-83,共5页Computer Engineering & Science

基　　金：国家自然科学基金资助项目! (6 97730 35 )

摘　　要：随着 VLSI技术的发展和计算机性能的提高 ,并行测试生成系统不仅必需而且可行。本文在总结已有并行技术的基础上 ,提出了并行测试生成系统的一种动态层次框架 。With the development of the VLSI technology and the improvement of computer performance,parallel ATPG is necessary and feasible.Based on existing parallel techniques,this paper proposes a dynamic hierarchical framework for parallel ATPG and gives an implementation scheme.

关 键 词：VLSI 并行测试生成系统 超大规模集成电路 并行计算机 

分 类 号：TN47[电子电信—微电子学与固体电子学] TP338.6[自动化与计算机技术—计算机系统结构]