基于一款EEPROM IP核的读写控制设计  

Based on block an EEPROM IP core of reading and writing control design

作　　者：张剑[1] 徐东明[2] 王鹏 

机构地区：[1]西安邮电大学电子工程学院,陕西西安710061 [2]西安邮电大学通信与信息工程学院,陕西西安710061 [3]西安深亚电子有限公司,陕西西安710061

出　　处：《中国集成电路》2014年第10期41-44,51,共5页China lntegrated Circuit

摘　　要：对于芯片处理的数据可以在其内部存储,同时又为了简化芯片的设计,可在芯片内部嵌入存储器IP核。本文设计了华虹一款EEPROM IP核的读写时序,采用Verilog语言描述,并在Model Sim SE的环境下进行仿真,实现了数据的读写。Data for the chip processing in its internal storage, at the same time,in order to simplify the design of the chip, IP core can be embedded within the chip memory. This paper designs the huahong block an EEPROM read and write timing of IP core, using Verilog language description,and carries on the simulation under the environment of Model Sim SE, has realized the data read and write.

关 键 词：EEPROM IP核 读写数据 时序要求 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]