FPGA可编程逻辑模块的BIST测试方法  

A testing scheme based on BIST for programmable logic blocks in FPGA

作　　者：成本茂[1] 黄葵[1] 张铜[1] 

机构地区：[1]海军航空工程学院青岛校区,山东青岛266041

出　　处：《电子设计工程》2016年第5期152-154,共3页Electronic Design Engineering

摘　　要：提出了一种针对FPGA可编程逻辑模块的离线BIST测试方法。测试向量生成器(TPG)采用伪穷举法来生成测试向量,输出响应分析器(ORA)采用多输入特征寄存器(Multi-Input Shift Register,MISR)捕获原始输出并进行压缩。在QuatusⅡ9.0中进行了测试实现与仿真。结果表明,该方法不仅能够检测出电路中存在的故障,而且大大提高了测试效率。A testing scheme based on offline BIST for programmable logic blocks in FPGA is given. Testing patterns are generated through pseudo exhausting method in Testing Pattern Generator （TPG）. Multi-Input Shift Register （MISR） is used in Output Response Analyzer （ORA） to capture primitive outputs with compression. Testing and simulation are implemented in Quatus Ⅱ 9.0. Results show that faults in FPGA can be tested with high efficiency.

关 键 词：现场可编程门阵列 可编程逻辑模块 内建自测试 测试向量生成器 输出响应分析器 

分 类 号：TN710[电子电信—电路与系统]