6.25Gb/s时钟数据恢复电路MATLAB建模与仿真分析  

作　　者：李兰芳[1] 钟威[1] 刘尧[1] 陈书明[1] 

机构地区：[1]国防科技大学计算机学院,湖南省长沙市410073

出　　处：《电子技术与软件工程》2016年第13期197-197,198,共2页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

摘　　要：建立了高速(6.25Gb/s)时钟数据恢复(Clock and Date Recovery,CDR)电路的MATLAB行为级模型。该CDR模型能够实现半速、全速、倍速可选,并且能通过对数字滤波器模块参数优化,调整抖动传输带宽及确定性抖动。仿真和测试结果表明,本文设计的CDR在接收数据速率范围为1.25Gb/s-6.25 Gb/s时,抖动传输带宽能实现2.3 MHz-10 MHz可调,确定性抖动为1△-5△,在半速模式下,频差容忍为3000 ppm。

关 键 词：CDR 过采样 速率选择 二阶数字滤波器 相位插值 

分 类 号：TN702[电子电信—电路与系统]