集成电路工艺设计包PDK自动化验证与界面化的实现方法  

Study on QA Automation and Interface Realization for PDK

作　　者：程长虹 孙杰 胡少坚[1] CHENG Changhong;SUN Jie;HU Shaojian(Shanghai IC R&D Center,Shanghai 201203,China.)

机构地区：[1]上海集成电路研发中心有限公司

出　　处：《集成电路应用》2019年第8期17-19,共3页Application of IC

基　　金：国家科技重大专题课题(2011ZX02702_004)

摘　　要：分析集成电路的自动化验证PDK方法,以及PDK验证过程中遇到的难点问题。通过Skill汇编语言建立系统化的PDK自动化验证界面工具。这是一套适用于不同工艺,嵌套在Cadence virtuoso平台下的PDK自动化验证方法,可以大大提高PDK验证的质量和效率。This paper analyses the PDK method of automatic verification of in teg rated circuits and the difficulties encountered in the process of PDK verification.A systematic PDK automatic verification interface tool is established by Skill assembly language.This is a set of PDK automation verification method which is suitable for different processes and embedded in Cadence virtuoso platform.It can greatly improve the quality and efficiency of PDK verification.

关 键 词：集成电路设计 工艺设计包 自动化验证 CADENCE VIRTUOSO 

分 类 号：TN402[电子电信—微电子学与固体电子学]