一种数字信号处理器的单粒子翻转加固设计  

A SEU-hardened Design of Digital Signal Processor

作　　者：薛海卫[1,2] 沈婧 王进祥[2] 魏敬和[1] XUE Haiwei;SHEN Jing;WANG Jinxiang;WEI Jinghe(The 58th Institute of China Electronics Technology Group Corp.,Wuxi,Jiangsu,214035,CHN;School of Astronautics,Harbin Institute of Technology,Harbin,150000,CHN)

机构地区：[1]中国电子科技集团公司第五十八研究所,江苏无锡214035 [2]哈尔滨工业大学航天学院,哈尔滨150000

出　　处：《固体电子学研究与进展》2021年第4期299-303,共5页Research & Progress of SSE

基　　金：国家科技重大专项支持项目(2014ZX01022201-001)。

摘　　要：为了降低数字信号处理器(DSP)电路在太空中发生单粒子翻转事件,本文从触发器单元、存储模块及电路系统三个层面论述了DSP的抗单粒子翻转加固设计。采用该抗单粒子翻转加固方法,实现了一款基于0.18μm CMOS体硅工艺的DSP电路,该电路逻辑规模约为150万门,面积为9.3 mm×9.3 mm。通过重离子加速器模拟试验评估,该DSP电路的单粒子翻转率约为4.37×10^(-11)错误/(位·天)(GEO轨道,等效3 mm Al屏蔽)。For reducing the single event upset of DSP device in aerospace,the SEU-hardened design method of DSP was interpre ted from three aspects of flip-flop cells,memory module and circuit system level.By the above methods,A SEU-hardened DSP circuit was implemented based on 0.18μm bulk CMOS process.The logic amount of the circuit is about 1.5 million gates and its area is 9.3 mm×9.3 mm.The SEU rate of the DSP circuit is about 4.37×10^(-11) errors/(bit·day)(GEO orbit,equivalent to 3 mm Al shield)by evaluation of the heavy-ion accelerator.

关 键 词：数字信号处理器 单粒子翻转 抗单粒子翻转加固设计 辐照试验 

分 类 号：TN47[电子电信—微电子学与固体电子学] TL7[核科学技术—辐射防护及环境保护]