检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:罗广红 LUO Guanghong(Department of Finance and Information Engineering,Heilongjiang University of Finance and Economics,Haerbin,China,150025)
机构地区:[1]黑龙江财经学院财经信息工程学院,哈尔滨150025
出 处:《福建电脑》2023年第12期52-55,共4页Journal of Fujian Computer
基 金:黑龙江财经学院重点项目(No.XJZD202212);黑龙江财经学院一般项目(No.XJYB202327);黑龙江财经学院青年专项(No.XJQN202356)资助。
摘 要:为了满足捷联惯性导航系统在小型化、低功耗、低成本和高精度的需求,本文开发了一款基于数字信号处理器和现场可编程门阵列的捷联导航计算机。系统采用TI公司的32位浮点数字信号处理器TMS320C6713作为核心处理芯片,结合现场可编程门阵列实现IMU信号的采集控制、缓存以及多串行口的扩展等功能。现场可编程门阵列设计采用VerilogHDL语言描述,数字信号处理程序应用了汇编程序与C语言程序编制。将现场可编程门阵列映射至数字信号处理器中的EMIF地址空间,通过EMIF接口实现两者之间的互动。实验结果表明,该系统实时性较高,功耗和成本较低,精度满足需求。In order to meet the requirements of miniaturization,low power consumption,low cost,and high accuracy in the strapdown inertial navigation system,this paper develops a strapdown navigation computer based on DSP and FPGA.Using TI's 32-bit floating point DSP chip TMS320C6713 as the core processing chip,combined with FPGA to achieve IMU signal acquisition and control,caching,and expansion of multiple serial ports.The FPGA design is described in Verilog HDL language,and the DSP program is programmed using assembly and C language.Map FPGA to the EMIF address space in DSP,and achieve interaction between the two through the EMIF interface.The measurement results indicate that the system has high real-time performance,low power consumption and cost,and meets the accuracy requirements.
关 键 词:导航计算机 捷联惯导 数字信号处理器 现场可编程门阵列
分 类 号:TP368.1[自动化与计算机技术—计算机系统结构]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.7