一种消除无效操作降低ASIC功耗的设计技术  

A Technology of Removing Ineffective Operations for Reducing ASIC Power Dissipation

作　　者：张民选[1] 王永文[1] 张承义[1] 高军[1] 

机构地区：[1]国防科技大学计算机学院,湖南长沙410073

出　　处：《计算机工程与科学》2002年第6期84-87,共4页Computer Engineering & Science

基　　金：国家自然科学基金重点资助项目 (6993 3 0 3 0 ) ;国家"863"计划基金资助项目 (863 3 0 6 ZD11 0 1 1) ;教育部跨世纪优秀人才培养计划基金资助项目 (教技函 [2 0 0 0 ] 1号文件 )

摘　　要：低功耗设计是当前ASIC研究的热点。本文提出了一种简单的功耗估算模型 ,针对流水线结构设计了一种工作标志控制单相和双相时钟的机制 ,消除无效操作以降低ASIC的功耗 。Low dissipation design is a hot issue of ASIC resarch.This paper proposes a simple dissipation estimation model,designs a mechanism with work flags for pipelines to control single and double phase clocks,and reduces the power consumption of ASIC by removing ineffective operations.We also discuss issues related to asynchronous pipeline design.

关 键 词：ASIC 时钟 异步电路 专用集成电路 功耗估算模型 设计 

分 类 号：TN492[电子电信—微电子学与固体电子学]