双阈值CMOS电路静态功耗优化  

Optimization of Static Power for Dual Threshold CMOS Circuits

作　　者：徐勇军[1] 骆祖莹[2] 李晓维[1] 李华伟[1] 

机构地区：[1]中国科学院计算技术研究所信息网络室,北京100080 [2]清华大学计算机科学与技术系,北京100084

出　　处：《计算机辅助设计与图形学学报》2003年第3期264-269,共6页Journal of Computer-Aided Design & Computer Graphics

基　　金：国家"八六三"高技术研究发展计划 ( 2 0 0 1AA1110 70 );国家自然科学基金重点项目 ( 90 2 0 70 0 2 )资助

摘　　要：集成电路设计进入深亚微米阶段后 ,静态功耗不容忽视 提出一种基于双阈值电压的静态功耗优化算法 ,利用ISCAS85和ISCAS89电路集的实验结果表明 ,2 0 %以上的静态功耗可以被消除 (大规模电路在 90 %以上 ) ;同时 ,文中算法也从很大程度上减小了电路的竞争冒险 。When scaling down into deep sub-micron of VLSI design, the static power of ICs can't be neglected. An algorithm to optimize the static power based-on dual-Vt is presented, which allows transistors with two different threshold voltages on the same chip. Experiments with the ISCAS85&89 benchmark circuits show above 20% static power can be cut down without violating the delay constraint (above 90% for large scale circuits), the glitches/hazards of circuits can be greatly reduced, and the performance of the circuit can be improved. The project is sponsored by the 863 National High Technology R&D funds.

关 键 词：CMOS 亚阈电流 双阈值电压 静态时序分析 

分 类 号：TP391.76[自动化与计算机技术—计算机应用技术]