基于边界扫描技术的TAP接口研究  

Research of TAP Interface Based on Boundary-scan Technique

作　　者：王让定[1] 叶富乐[1] 杜呈透[1] 

机构地区：[1]宁波大学信息科学与工程学院,宁波315211

出　　处：《计算机工程》2003年第3期139-141,共3页Computer Engineering

摘　　要：边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法。该文在研究边界 扫描体系结构和TAP接口控制器的基础上，在一个测试系统中，实现了基于JTAG规范的主TA P 接口设计。Boundary-scan technique(BST) is a new and effective way of test and design for testability for VLSI circuits. On the basis of research on the boun d ary-scan architecture and TAP controller, the paper implements a design for a T AP interface based on JTAG specification in a test system.

关 键 词：可测试性设计 边界扫描 JTAG规范 TAP接口 LVSI 超大规模集成电路 

分 类 号：TN47[电子电信—微电子学与固体电子学] TP334.7[自动化与计算机技术—计算机系统结构]