基于边界扫描技术的VLSI芯片互连电路测试研究  

Research of the VLSI Chips′Interconnection Circuit Test Based on Boundary Scan

作　　者：王隆刚[1] 李桂祥[2] 杨江平[2] 

机构地区：[1]空军雷达学院研究生队,湖北武汉430019 [2]空军雷达学院雷达系统工程系,湖北武汉430019

出　　处：《计算机测量与控制》2003年第4期247-249,253,共4页Computer Measurement &Control

摘　　要：对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究 ,在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明 :该方案成功地完成了边界扫描机制试验电路板上互连电路的桥接、S -A -1型、S -AA mathematical description model of VLSI chips′ interconnection testing process and its test principle are studied, and then a design for VLSI chips′ interconnection circuit test based on boundary scan is brought forward .

关 键 词：超大规模集成电路 VLSI 芯片互连 电路测试 边界扫描 

分 类 号：TN47[电子电信—微电子学与固体电子学]