冒险共振现象及其在CMOS电路最大功耗估计中的应用  

Hazards Resonance and its Application of Design of CMOS Circuits

作　　者：徐勇军[1] 骆祖莹[2] 李晓维[1] 

机构地区：[1]中国科学院计算技术研究所信息网络室,北京100080 [2]清华大学计算机科学与技术系,北京100084

出　　处：《微电子学与计算机》2003年第5期28-32,共5页Microelectronics & Computer

基　　金：国家自然科学基金资助项目(90207002);国家863基金资助项目(2001AA111070)

摘　　要：随着集成电路工艺的不断提高,CMOS电路规模不断增大,功耗成为集成电路设计主要指标之一。文章首先以多位比较器为例,阐述了存在于部分多位电路功能块中的冒险共振现象;然后给出其在VLSI电路最大功耗估计中的应用。ISCAS85电路集实验结果证实了文章思路的有效性。With the development of Integrated Circuit (IC) technology,dimensions of CMOS circuits increase rapidly. As a result,power dissipation becomes one of main constraints of VLSI design. This paper takes mutli;bit comparators as example to describe hazards resonance,which is owned by some multi;bit function circuit blocks. Then,this paper gives its application in maximum power estimation of CMOS circuits. Experiments with the ISCAS85 benchmarks show the efficiency of this approach.

关 键 词：CMOS电路 超大规模集成电路 最大功耗估计 冒险共振现象 VLSI 

分 类 号：TN47[电子电信—微电子学与固体电子学]