亚100nm SOI器件的结构优化分析  

Structure Optimization Analysis of Sub-100n m SOI Device

作　　者：王文平[1] 黄如[1] 张国艳[1] 

机构地区：[1]北京大学微电子学研究所,北京100871

出　　处：《Journal of Semiconductors》2003年第9期986-990,共5页半导体学报（英文版）

基　　金：国家重点基础研究专项基金 (编号 :2 0 0 0 0 36 50 1);国家自然科学基金资助项目~~

摘　　要：分析了SOI器件各结构参数对器件性能的影响 ,给出了器件各结构参数的优化方向 ,找出了可行硅膜厚度和可行沟道掺杂浓度之间的设计容区 .在部分耗尽与全耗尽SOI器件的交界处 ,阈值电压的漂移有一个峰值 ,在器件设计时应避免选用这一交界区 .此外 ,随着硅膜厚度的减小 ,器件的泄漏电流随着沟道掺杂浓度的不同 ,有一个极小值 .通过模拟分析发现 ,只要合理选择器件的结构参数 。The effect of SOI device structure parameters on device performance is investigated.The analyses present the optimal direction of the structure parameters and give the design permitted region of the feasible silicon film thickness and the feasible channel doping.It is also shown that there is a peak value of threshold voltage rolling off between the partly depleted and fully depleted SOI device.This point should be avoided when designing device.As long as the structure parameters of the device are selected reasonably,the fine performance of device can be achieved.

关 键 词：SOI器件 短沟效应 结构优化 

分 类 号：TN303[电子电信—物理电子学]