RS(255、239)译码器的流水线设计  

作　　者：蔡珉琦[1] 陈泳恩[1] 

机构地区：[1]同济大学

出　　处：《集成电路应用》2003年第10期34-37,共4页Application of IC

摘　　要：RS码是一种性能十分良好的线性分组循环码,具有极强的纠错能力,在数字通信系统中得到广泛的应用。本文提出了一种基于流水线结构的RS(255、239)译码器的设计,并在面积上对其进行了优化。文中所提到的设计,已用VerlogHDL实现,并通过了综合以及对网表文件的仿真验证。

关 键 词：RS码 译码器 流水线结构 VERILOGHDL 网表文件 IDFT 有限域乘法 时分复用 信道纠错编码 

分 类 号：TN911.22[电子电信—通信与信息系统]