一种RS码译码器的硬件实现方法  

The method of implementing RS decoder by hardware

作　　者：王伟[1] 徐辉[1] 邹火儿[1] 

机构地区：[1]中国电子科技集团公司第54研究所,石家庄050002

出　　处：《无线电通信技术》2004年第1期9-10,48,共3页Radio Communications Technology

摘　　要：提出了一种RS系统码译码器的硬件实现结构。译码器采用时域译码算法,主要包括有限域并行乘法器、BM迭代算法、适合于缩短码的钱氏搜索算法、错误值计算的硬件电路,其运算结构规则,具有一定的通用性,因此适合于VLSI实现。

关 键 词：RS码 译码器 时域译码 BM迭代算法 VLSI 

分 类 号：TN911.22[电子电信—通信与信息系统] TN764[电子电信—信息与通信工程]