用数据选择器和译码器的组合优化逻辑设计  

An Optimized Logic Design Methed Of Using a Combination Of Data Selectors and Decoders

作　　者：王峻[1] 吴海波[1] 

机构地区：[1]淮南师范学院信息技术系,安徽淮南232001

出　　处：《渝西学院学报（自然科学版）》2004年第1期49-51,共3页

摘　　要：介绍一种用数据选择器和译码器的组合优化逻辑设计的方法 .该方法可减少数据选择器芯片及门电路使用的数量In this paper,with some practical details,introduce an optimized logic design mrthod by a combination of data selector and decoders,which can greatly reduces the frequencies of using the chips of the data selectors and gate circuits.

关 键 词：逻辑设计 数据选择器 译码器 组合优化设计 

分 类 号：TP332.1[自动化与计算机技术—计算机系统结构]