基于16位定点DSP的并行乘法器的设计  

Design of a parallel multiplier for 16-bit fixed-point DSP

作　　者：王叶辉[1] 林贻侠[1] 严伟[1] 

机构地区：[1]上海大学微电子研发中心,上海200072

出　　处：《半导体技术》2004年第5期101-105,共5页Semiconductor Technology

摘　　要：设计了一种用于16位定点DSP中的片内乘法器。该乘法器采用了改进型Booth算法,使用CSA构成的乘法器阵列,并采用跳跃进位加法器实现进位传递,该设计具有可扩展性,并提出了更高位扩展时应改进型方向。设计时综合考虑了高性能定点DSP对乘法器在面积和速度上的要求,具有极其规整的布局布线。A parallel array multiplier with high speed and regular layout for 16-bit fixed-pointDSP is designed. Emphasized on the main components structure of Booth-encoder, CSA (carry-saveadder) array and CPA(carry-propagate adder),and proposed improving directions of higher-bitsmultiplier with higher performance。

关 键 词：DSP 并行乘法器 阵列乘法器 改进型Booth编码 部分积产生器 

分 类 号：TP332.22[自动化与计算机技术—计算机系统结构]