王叶辉

作品数：2被引量：4H指数：1
导出分析报告
供职机构：上海大学更多>>
发文主题：并行乘法器FPGADSPCPLD看门狗电路更多>>
发文领域：自动化与计算机技术机械工程更多>>
发文期刊：《半导体技术》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于16位定点DSP的并行乘法器的设计被引量：1
《半导体技术》2004年第5期101-105,共5页王叶辉 林贻侠 严伟 
设计了一种用于16位定点DSP中的片内乘法器。该乘法器采用了改进型Booth算法,使用CSA构成的乘法器阵列,并采用跳跃进位加法器实现进位传递,该设计具有可扩展性,并提出了更高位扩展时应改进型方向。设计时综合考虑了高性能定点DSP对乘法...
关键词：DSP 并行乘法器 阵列乘法器 改进型Booth编码 部分积产生器 
监视跟踪定时器电路的CPLD实现被引量：3
《电子工程师》2003年第12期36-38,共3页王叶辉 林贻侠 严伟 
根据监视跟踪定时器的工作原理,介绍了一种实用看门狗电路的VerilogHDL设计及CPLD实现方法,结构简单、功能完善,可与任何综合库、工艺库以及FPGA/CPLD芯片结合开发出用户需要的门级网表和芯片版图,易于移植。文中还介绍了针对复杂数字...
关键词：CPLD 硬件描述语言 监视跟踪定时器 看门狗电路 FPGA 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部