DECIMATION

作品数：23被引量：24H指数：2
导出分析报告
相关领域：电子电信更多>>
相关期刊：《Science China Mathematics》《Journal of Systems Engineering and Electronics》《Tsinghua Science and Technology》《Computers, Materials & Continua》更多>>
相关基金：国家自然科学基金国家科技攻关计划广东省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=Journal of Systems Engineering and Electronicsx
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
Low complexity reconfigurable architecture for the 5/3 and 9/7 discrete wavelet transform
《Journal of Systems Engineering and Electronics》2006年第2期303-308,共6页Xiong Cheng yi Tian Jinwen Liu Jian 
Efficient reconfigurable VLSI architecture for 1-D 5/3 and 9/7 wavelet transforms adopted in JPEG2000 proposal, based on lifting scheme is proposed. The embedded decimation technique based on fold and time multiplexin...
关键词：VLSI discrete wavelet transform lifting scheme embedded decimation reeonfigurable. 
New method to implement digital down converter in radar system被引量：2
《Journal of Systems Engineering and Electronics》2005年第4期775-780,共6页Ma Zhigang Wen Biyang Zhou Hao Bai Liyun 
Thisprojectwassupportedbythe"863"HighTechnologyDevelopmentProjectofChina(2001AA631050).
Digital down converter （DDC） is the main part of the next generation high frequency （HF） radar. In order to realize the single chip integrations of digital receiver hardware in the next generation HF Radar, a new ...
关键词：high frequency radar FPGA DDC decimation. 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部