RTL综合

作品数：25被引量：12H指数：2
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：刘明业袁媛谢巍于芳刘贵宅更多>>
相关机构：北京理工大学中国科学院微电子研究所中国科学院大学《电子技术应用》编辑部更多>>
相关期刊：《今日电子》《电子与封装》《计算机学报》《中国集成电路》更多>>
相关基金：国家自然科学基金国家科技重大专项武器装备预研基金国防科技技术预先研究基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种基于时序的加/减法器组优化方法
《电脑知识与技术》2017年第6X期221-222,共2页胡平科 余建德 
针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电路模块中混合加/减法器组的时序优化问题,本文提出了一种在寄存器传输级(Register-Transfer-Level,RTL)综合优化阶段考虑加/减法器的输入端口数据位时延的正负矩阵优化方法...
关键词：混合加/减法器组 RTL综合 输入端口数据位时延 正负矩阵 
RTL综合中FPGA片上RAM工艺映射被引量：4
《电子学报》2016年第11期2660-2667,共8页李艳 张东晓 于芳 
国家重大专项02专项(No.Y1GZ212002)
RAM(Random-Access-Memory,随机存储器)是FPGA(Field Programmable Gate Arrays)片上最重要的宏单元之一,RTL(Register-Transfer-Level)综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来...
关键词：现场可编程门阵列 寄存器传输级综合 片上随即存储器 工艺映射 
扩展型资源共享方案在RTL综合中的实现
《深圳大学学报（理工版）》2013年第5期456-461,共6页刘贵宅 于芳 刘忠立 刁岚松 吴洋 
武器装备预研基金资助项目(110***098)~~
针对现有寄存器传输级(register transfer level,RTL)综合中资源共享仅针对算术逻辑单元(arithmetic logic unit,ALU)的问题,提出扩展型资源共享的方法.该方法对所有逻辑门进行共享,既可优化ALU,又可优化普通逻辑单元,突破了资源共享基...
关键词：微电子学 现场可编程门阵列 资源共享 寄存器传输级 寄存器传输级综合 算术逻辑单元 面积优化 逻辑优化 
优先级资源共享在RTL综合中的实现
《华南理工大学学报（自然科学版）》2013年第6期23-27,共5页刘贵宅 于芳 刘忠立 刁岚松 
"核高基"国家科技重大专项(Y1GZ212002)
针对现场可编程门阵列内部复杂算术操作资源有限、资源占用面积较大以及RTL级(寄存器传输级)综合中面积优化大多仅针对一般逻辑操作的问题,提出了一种优先级资源共享方法.该方法通过改进普通的资源共享方法,使不同时刻进行的算术逻辑单...
关键词：资源共享 现场可编程门阵列 寄存器传输级 综合 算术逻辑单元 面积优化 
早期RTL探测带来的价值和突破
《电子设计技术 EDN CHINA》2011年第6期32-32,共1页陆楠 
超过800MHz的时钟频率,2000万门以上的规模,50个以上的IP和70%以上的可重用性——当前的芯片设计规模愈加庞大和复杂。而在早期RTL设计开发阶段,设计数据有多个来源,
关键词：早期RTL探测 RTL综合 SYNOPSYS DC EXPLORER 
物理层指引大幅提高综合和布局及布线效率
《电子设计技术 EDN CHINA》2010年第6期14-14,共1页刘洋 
为了满足日益复杂的设计中极具挑战性的进度要求,工程师们需要一种RTL综合解决方案,使他们尽量减少重复工作并加速物理实现进程。为了应对这些挑战，新思科技（Synopsys）宣布在其Galaxy设计实现平台中推出了创新RTL综合工具Design Comp...
关键词：SYNOPSYS Design COMPILER 布线 RTL综合 多核 
Design Compiler 2010将综合和布局布线的生产效率提高两倍
《电子与封装》2010年第5期46-46,共1页本刊通讯员 
全球领先的半导体设计、验证和制造的软件及知识产权（IP）供应商新思科技有限公司日前宣布：该公司在其Galaxy^TM设计实现平台中推出了最新的创新RTL综合工具Design Compiler2010，它将综合和物理层实现流程增速了两倍。为了满足日益...
关键词：生产效率 布局布线 半导体设计 RTL综合 知识产权 物理实现 供应商 物理层 
大大提高综合和布局／布线效率的RTL综合工具
《今日电子》2010年第5期72-72,共1页
Design Compiler 2010对拓扑技术进行扩展，为IC Compiler提供“物理层指引”；将时序和面积的一致性提升至5％的同时，还将IC Complier的布线速度提升了1．5倍。Design Compiler 2010的这一项新功能使RTL工程师们能够在综合环境中进行...
关键词：RTL综合 工具 布线 综合环境 物理层 一致性 线速度 工程师 
Synopsys布局未来多核嵌入式应用
《电子与电脑》2010年第5期28-28,共1页编辑部 
＂我们一直致力于提升Design Compiler,以帮助设计师们缩短设计周期和提高生产效率。＂新思科技有限公司（Synopsys）RTL综合、功率和测试自动化高级营销总监GalHasson说道：“自从拓扑技术推出以来，逻辑综合对于包含物理层实现在内的...
关键词：嵌入式应用 多核 RTL综合 测试自动化 生产效率 设计周期 设计收敛 逻辑综合 
Design Compiler 2010:20年生产效率提升之见证
《电子技术应用》2010年第5期7-7,共1页王伟 
1988年，全球领先的半导体设计、验证和制造的软件及知识产权（IP）供应商新思科技有限公司（Nasdaq：SNPS）首次推出RTL综合工具Design Compiler，实现了从版图级设计到RTL级设计的转变，帮助设计师们缩短设计周期并提高生产效率。20...
关键词：生产效率 RTL综合 半导体设计 知识产权 设计周期 物理实现 级设计 供应商 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部