云南高校图书馆联盟文献共享服务平台- VERILOG_HDL

VERILOG_HDL: 作品数：231被引量：451H指数：9; 导出分析报告; 相关领域：电子电信更多>>; 相关作者：乔东海鲁法明陈达曾庆田王翀更多>>; 相关机构：电子科技大学西安电子科技大学大连理工大学吉林大学更多>>; 相关期刊：更多>>; 相关基金：国家自然科学基金国家高技术研究发展计划国家科技重大专项国家级大学生创新创业训练计划更多>>

-

在结果中检索

检索结果分析

结果分析中...

选择条件：

期刊=电子制作

共条记录，以下是1-5

全选清除导出

参考文献引证文献引用追踪

视图：

排序：

基于Verilog HDL的交通信号灯控制电路设计与实现: 《电子制作》2024年第21期97-99,共3页古林炜杨丞王奕凡谭迪文夏成蹊; 本文介绍了一种基于硬件描述语言(Verilog HDL)的简易交通信号灯电路设计,并在系统可编程门阵列(FPGA)芯片上实现。该交通信号灯可实现红绿黄灯转换,调整交通灯信号等常用功能。该项设计采用自上而下的模块化设计,具有顶层设计模块和底...; 关键词：交通信号灯控制电路硬件描述语言模块化 FPGA

基于Verilog HDL的简易电子琴控制电路设计与实现: 《电子制作》2024年第2期94-97,共4页张皓祎郑冰卢炽杏郑惠之胡锦程; 介绍了一种基于硬件描述语言(Verilog HDL)的简易电子琴控制电路设计,在系统可编程门阵列(FPGA)芯片上实现,可实现自动演奏预存乐曲、弹奏及音符码制显示等常用功能。该设计采用自顶向下的模块化设计,基于硬件描述语言(Verilog HDL)编...; 关键词：VERILOGHDL 简易电子琴 FPGA

基于FSM的序列检测器设计: 《电子制作》2020年第21期63-64,21,共3页薛娓娓李娣娜马惠铖; 本文基于有限状态机即FSM理论设计了一个能检测二进制序列“11010”的序列检测器,采用硬件描述语言verilog HDL用优化的“三段式”状态机描述对设计建模,经软件Modelsim10.4验证结果正确。本设计思路清晰,实现方法优化,电路运行可靠,是...; 关键词：状态机序列检测器 verilog HDL 状态编码

等精度频率计的Verilog设计与仿真被引量：4: 《电子制作》2020年第17期22-23,43,共3页丁聪胡宇航吴婷肖妮; 湖北经济学院教研项目《以成果为导向的电子信息类卓越人才培养模式研究》(编号:2019014),项目名称:基于FPGA的数字频率计设计.项目成员:丁聪、胡宇航、吴婷、肖妮.指导老师:张淑玲。; 本文描述了等精度测频的基本原理,采用Verilog HDL硬件编程语言在Quartus Prime开发平台上实现了设计、综合,利用ModelSim-Altera完成了仿真,仿真结果验证了等精度测频的方法能实现频率计设计。; 关键词：等精度 FPGA Verilog HDL 频率计

基于Verilog HDL的DDS设计与实现被引量：1: 《电子制作》2015年第2Z期17-,共1页刘争李昆王灿涛; 本文重点介绍了DDS技术的原理和实现方法。给出了生成DDS各个模块的具体方法,并且利用硬件描述语言Verilog HDL进行了相关模块的设计,然后在Quartus Ⅱ开发环境上通过了编译,最后在Modelsim中进行仿真验证,得到了需要产生的波形。; 关键词：直接数字频率合成技术 VERILOG HDL Quartus Ⅱ

全选清除导出

共1页<1>

检索报告对象比较聚类工具使用帮助返回顶部