VERILOG_HDL语言

作品数：30被引量：59H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：马建国彭保段帅君李汉宇范婷婷更多>>
相关机构：吉林大学西南科技大学西安电子科技大学湖南大学更多>>
相关期刊：《广播与电视技术》《电脑编程技巧与维护》《应用技术学报》《机电信息》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中国博士后科学基金湖南省教育厅优秀青年基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=电子元器件应用x
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的verilog HDL语言设计优化被引量：5
《电子元器件应用》2008年第11期45-47,共3页王春旭 周晓平 王黎黎 
为了解决用verilog HDL语言开发FPGA时某些电路容易产生"毛刺"的问题。文中通过对verilog语言特点的阐述,详细分析了编程过程中常见的两种"毛刺"信号的电路类型,最后给出了用verilog HDL语言进行设计优化的方法、程序与仿真波形。
关键词：FPGA VERILOG HDL 程序设计优化 信号处理 
基于Verilog HDL语言的硬件乘法器设计
《电子元器件应用》2004年第12期32-34,共3页刘隽 唐雄民 彭永进 
探讨主要的硬件数字乘法器设计算法。使用Verilog HDL硬件语言设计出一种高效实用的硬件乘法器。
关键词：硬件乘法器 改进Booth算法 WALLACE Tree算法 VERILOG HDL 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部