ADPLL

作品数：22被引量：56H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：熊学海付志红唐石平李肃刚杨志家更多>>
相关机构：恩智浦有限公司重庆大学清华大学西北政法大学更多>>
相关期刊：《电子器件》《电子设计工程》《现代传输》《微电子学》更多>>
相关基金：国家自然科学基金国家重点基础研究发展计划中国科学院知识创新工程重要方向项目重庆市科技攻关计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=Journal of Electronics（China）x
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
A LOW POWER TIME-TO-DIGITAL CONVERTER FOR ALL-DIGITAL PHASE-LOCKED LOOP被引量：1
《Journal of Electronics(China)》2011年第3期402-408,共7页Yu Guangming Wang Yu Yang Huazhong 
Supported by the Tsinghua National Laboratory for Information Science and Technology(TNList)Cross-Discipline Foundation;the National Science and Technology Major Project(No.2010ZX03006-003-01)
Time-to-Digital Converter (TDC) is a key block used as the phase/frequency detector in an All-Digital Phase-Locked Loop (ADPLL). Usually, it occupies a large proportion of ADPLL's total power consumption up to about 3...
关键词：Low power Power management All-Digital Phase-Locked Loop (ADPLL) Time-to-Digital Converter (TDC) 
THE DESIGN OF AN ALL-DIGITAL PHASE-LOCKED LOOP WITH LOW JITTER BASED ON ISF ANALYSIS
《Journal of Electronics(China)》2008年第5期673-678,共6页Deng Xiaoying Yang Jun Shi Longxing Chen Xin 
A low jitter All-Digital Phase-Locked Loop （ADPLL） used as a clock generator is designed. The Digital-Controlled Oscillator （DCO） for this ADPLL is a seven-stage ring oscillator with the delay of each stage change...
关键词：All-Digital Phase Locked Loop （ADPLL） Digital Controlled Oscillator （DCO） Impulse Sensitivity Function （ISF） Thermal noise JITTER 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部