祁晓磊

作品数：4被引量：17H指数：2
导出分析报告
供职机构：解放军电子工程学院更多>>
发文主题：FPGAHDLFPGA设计EDAVERILOG_HDL更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《微处理机》《电子测试》《电子工程》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于HPI接口实现DSP和ARM间的通信被引量：7
《微处理机》2009年第3期61-63,共3页孙德玮 祁晓磊 蔡学良 雷迎科 
实现ARM和DSP间的通信在ARM+DSP系统中至关重要。文中以PHILIPS公司的ARM LPC2294和TI公司的TMS320C6416为例,介绍了基于HPI接口实现ARM和DSP间的通信,并且给出了相关的软硬件设计。
关键词：ARM LPC2294 TMS320C6416 HPI接口 
基于FPGA的简易通用异步收发器设计
《电子工程》2008年第2期37-41,共5页祁晓磊 孙德玮 蔡学良 
介绍了通用异步收发器（UART）的基本功能和数据帧格式，根据接收和发送两个主要部分设计了FPGA的UART功能模块，并采用状态机进行设计描述。仿真和试验结果表明该设计稳定可靠。
关键词：通用异步收发器 串口 FPGA 
用Verilog HDL进行FPGA设计的原则与方法被引量：10
《电子测试》2008年第3期67-71,共5页祁晓磊 蔡学良 孙德玮 
Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用。本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别...
关键词：FPGA Vefilog HDL EDA 硬件描述语言 
GSM系统中TCH自适应均衡解调算法的研究
《电子工程》2007年第2期47-51,共5页张浩 张硕 李乃存 祁晓磊 
针对移动信道多径效应造成的严重的符号间干扰（ISI）问题，研究了基于最大似然序列估计（MLSE）的GSM系统中TCH自适应均衡解调算法，并对这种自适应均衡解调算法在Jake移动信道模型环境下的性能进行了分析和计算机仿真，仿真结果表明...
关键词：GSM 业务信道 多径效应 最大似然序列估计 信道估计 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部