张玉平

作品数：1被引量：5H指数：1
导出分析报告
供职机构：成都工业学院更多>>
发文主题：FIFO节目参考时钟码流现场可编程门阵列系统互联更多>>
发文领域：电子电信农业科学环境科学与工程航空宇航科学技术更多>>
发文期刊：《沈阳工业大学学报》更多>>
所获基金：四川省教育厅资助科研项目更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的虚拟FIFO改进设计被引量：5
《沈阳工业大学学报》2016年第3期298-303,共6页张玉平 叶圣江 
四川省教育厅基金资助项目(14ZA0288)
为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分...
关键词：现场可编程门阵列 双倍速率 先入先出队列 系统互联 知识产权核 网络抖动 码流 节目参考时钟 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部