7.3GHz 0.18μm CMOS注入式锁相环电路  

7.3GHz 0.18μm CMOS Injection Phase-Locked Loop

作　　者：王骏峰[1] 冯军[1] 袁晟[1] 熊明珍[1] 王志功[1] 

机构地区：[1]东南大学射频与光电集成电路研究所,南京210096

出　　处：《Journal of Semiconductors》2004年第10期1331-1334,共4页半导体学报（英文版）

基　　金：国家高技术研究发展计划资助项目 (编号 :2 0 0 1AA3 12 0 10 )~~

摘　　要：给出一种利用 0 .18μm CMOS工艺实现的注入式振荡器辅助锁相环 .在 1.8V电源电压下 ,电路工作频率为7.3GHz,功耗为 15 7m W,跟踪范围为 15 0 MHz,锁定时在 1‰ (7.3MHz)频率偏移量下的相位噪声为 - 97.36 dA high-speed phase-locked loop (PLL) which is realized in a standa rd 0.18μm CMOS technology is introduced.This circuit employs an injection ring -VCO with an auxiliary PLL.The circuit has 7.3GHz of central frequency with 15 7mW of power dissipation under a 1.8V supply.An experimental prototype exhibits 150MHz of tracking range.The phase noise in the locked condition is -97.36dBc /Hz at 1‰ offset(7.3MHz).

关 键 词：注入式 锁相环 CMOS工艺 

分 类 号：TN432[电子电信—微电子学与固体电子学]