用Verilog硬件描述语言实现Viterbi译码  

Implementation of Viterbi Decoding With Verilog HDL

作　　者：张绍军[1] 王新智[2] 

机构地区：[1]国防科技大学电子科学与工程学院 [2]空军雷达学院信息工程系

出　　处：《空军雷达学院学报》2002年第4期61-63,共3页Journal of Air Force Radar Academy

摘　　要：介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.This paper presents principles of Viterbi decoding, and deals with the hardware implementation based on the Verilog HDL. The experimental results show the rate of Viterbi decoding device based on the hardware is up to 40M, far much faster than the software implementation.

关 键 词：VITERBI译码器 VERILOG硬件描述语言 软件实现 硬件实现 速率 原理 设计实现 

分 类 号：TN911[电子电信—通信与信息系统] TN92[电子电信—信息与通信工程]