张绍军

作品数：2被引量：16H指数：1
导出分析报告
供职机构：国防科学技术大学电子科学与工程学院更多>>
发文主题：信号完整性DSP系统高速数字系统高速数字电路设计VITERBI译码器更多>>
发文领域：电子电信更多>>
发文期刊：《电子技术应用》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
高速数字系统中的信号完整性及实施方案被引量：15
《电子技术应用》2002年第11期31-33,共3页张绍军 黄振 
描述了高速数字电路中典型的信号完整性问题,分析了各种破坏信号完整性的原因及解决方案,并结合一个实际的高速DSP系统,阐述实现信号完整性的具体方法。
关键词：高速数字系统 信号完整性 DSP系统 高速数字电路设计 
用Verilog硬件描述语言实现Viterbi译码被引量：1
《空军雷达学院学报》2002年第4期61-63,共3页张绍军 王新智 
介绍了Viterbi译码的原理,并用Verilog硬件描述语言设计实现了Viterbi译码.实验表明,用这种硬件实现的Viterbi译码器译码速率高达40M,远比用软件实现Viterbi译码快.
关键词：VITERBI译码器 VERILOG硬件描述语言 软件实现 硬件实现 速率 原理 设计实现 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部