高压PLDMOS器件的优化设计  

Design and Optimization of the High Voltage PLDMOS

作　　者：肖金玉[1] 

机构地区：[1]东南大学IC学院,南京210096

出　　处：《电子与封装》2007年第1期23-28,共6页Electronics & Packaging

摘　　要：借助半导体专业软件Tsuprem-4和Medici详细研究了漂移区的长度、浓度以及结深,沟道区的长度、浓度,场极板的长度对高压PLDMOS击穿电压的影响。最终得到一组最佳的PLDMOS器件的参数。优化设计的高压PLDMOS器件的流片测试结果为：关态和开态击穿电压分别在200V和160V以上。The influence of the parameters of the drift region, channel region and field plate on the breakdown voltage of the high voltage PLDMOS has been investigated by using the simulators Tsupre-4 and Medici. The experiment results showed that the breakdown voltages of the off-state and on-state exceeded 200V and 160V, respectively.

关 键 词：PLDMOS 漂移区 沟道区 场极板 

分 类 号：TN302[电子电信—物理电子学]