适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究  

作　　者：黄如[1] 田豫[1] 周发龙[1] 王润声[1] 王逸群[1] 张兴[1] 

机构地区：[1]北京大学微电子学研究院,北京100871

出　　处：《中国科学（E辑）》2008年第6期959-967,共9页Science in China(Series E)

基　　金：国家自然科学基金(批准号:60625403);国家重点基础研究发展规划(批准号:2006CB302701);韩国三星电子公司合作项目资助

摘　　要：随着集成电路的发展,器件尺寸进入纳米尺度领域,器件性能受到诸多挑战.针对纳米CMOS器件存在的问题,从可集成性考虑,基于由上而下途径,从新型双栅/多栅器件结构角度介绍新型非对称梯度低掺杂漏垂直沟道双栅MOS器件以及新型围栅纳米线MOS器件的研制及特性分析,为下几代集成电路技术的器件研究提供良好的思路.

关 键 词：纳米CMOS器件 双栅器件 围栅器件 

分 类 号：TN43[电子电信—微电子学与固体电子学]