PDSOI NMOS/CMOS闩锁特性  

Latch behavior in partially-depleted SOI (PDSOI) NMOS/CMOS

作　　者：曾传滨[1] 海潮和[1] 李晶[1] 李多力[1] 韩郑生[1] 

机构地区：[1]中国科学院微电子研究所,北京100029

出　　处：《功能材料与器件学报》2009年第5期429-434,共6页Journal of Functional Materials and Devices

摘　　要：本文研究了部分耗尽绝缘体上的硅(PDSOI)NMOS、CMOS结构的闩锁(latch)特性。提出了一种体电极触发诱发PDSOI NMOS器件闩锁效应维持电压的测试方法,并用此方法测试出了不同栅长、栅宽和体接触结构NMOS/CMOS的闩锁效应维持电压,以及沟道注入条件和温度对维持电压的影响。The partially depleted SOI （PDSOI） NMOSFET and CMOSFET＇s latch characteristics are studied in this paper. A holding voltage measure method by bulk electrode trigger PDSOI NMOSFET latch effect is proposed. We use this method measured out the holding voltage of NMOSFET/CMOSFET transistors with different gate width, gate length, bulk contact types, and the influence of the channel implantation condition and temperature.

关 键 词：绝缘体上的硅 闩锁 金属氧化物半导体 

分 类 号：TN306[电子电信—物理电子学] TN304.07