用SOI技术提高CMOSSRAM的抗单粒子翻转能力  

Improve SRAM SEU resistance with SOI CMOS technology

作　　者：赵凯[1,2] 高见头[1,2] 杨波[1,2] 李宁[1,2] 于芳[1,2] 刘忠立[1,2] 肖志强[3] 洪根深[3] 

机构地区：[1]中国科学院半导体研究所,北京100083 [2]传感器技术国家重点实验室,北京100190 [3]中国电子科技集团第58研究所,江苏无锡214035

出　　处：《信息与电子工程》2010年第1期91-95,共5页information and electronic engineering

摘　　要：提高静态随机存储器(SRAM)的抗单粒子能力是当前电子元器件抗辐射加固领域的研究重点之一。体硅CMOS SRAM不作电路设计加固则难以达到较好抗单粒子能力,作电路设计加固则要在芯片面积和功耗方面做出很大牺牲。为了研究绝缘体上硅(SOI)基SRAM芯片的抗单粒子翻转能力,突破了SOI CMOS加固工艺和128kb SRAM电路设计等关键技术,研制成功国产128kb SOI SRAM芯片。对电路样品的抗单粒子摸底实验表明,其抗单粒子翻转线性传输能量阈值大于61.8MeV/(mg/cm2),优于未做加固设计的体硅CMOS SRAM。结论表明,基于SOI技术,仅需进行器件结构和存储单元的适当考虑,即可达到较好的抗单粒子翻转能力。Improving Single Event Upset（SEU） resistance of Static Random Access Memory（SRAM） is being a hotspot in the research area of electronics Radiation-Hardening. It is hard to improve the anti-SEU ability of bulk CMOS SRAMs without circuit Radiation-Hardening, whereas more area and power consumption will be spent with Radiation-Harding design. To investigate the SEU resistance of Silicon on Insulator（SOI） SRAMs, this study introduced the key technology breakthrough in SOI CMOS Radiation- Hardening process and 128 kb SRAM circuit design. The SEU experiment of a homemade 128 kb SOI SRAM showed that its threshold Linear Energy Transfer（LET） value was above 61.8 MeV/（mg/cm^2）, which was higher than that of CMOS SRAMs without Radiation-Hardening design. It is concluded that SOI fabrication process is promising to obtain preferable SEU resistance of SRAMs with proper considerations on basic device and 6-T cell structure.

关 键 词：绝缘体上硅 静态随机存储器 抗单粒子翻转 设计加固 

分 类 号：TN432[电子电信—微电子学与固体电子学] TP333.8[自动化与计算机技术—计算机系统结构]