寄存器堆设计方法研究  

作　　者：方卓红[1] 

机构地区：[1]青岛科技大学信息科学技术学院,山东青岛266061

出　　处：《科技信息》2010年第33期I0033-I0033,I0068,共2页Science & Technology Information

基　　金：青岛市科技计划项目<可移动高性能电脑加密机的研究与设计>提供支持

摘　　要：本文利用Verilog硬件描述语言设计了一个寄存器堆,并对其进行了仿真测试。该寄存器堆包含32个32位的寄存器,具有2个读端口和1个写端口,仿真结果表明该寄存器堆的功能是正确的。

关 键 词：集成电路设计 寄存器堆 VERILOG硬件描述语言 仿真 

分 类 号：TP332.11[自动化与计算机技术—计算机系统结构]