寄存器堆

作品数：41被引量：28H指数：3
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：曾晓洋韩军何虎张伟功朱晓燕更多>>
相关机构：高通股份有限公司中国科学院清华大学英特尔公司更多>>
相关期刊：《科学技术与工程》《计算机工程与应用》《电子学报》《华北电力大学学报（自然科学版）》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向CNN卷积层硬件的计算资源优化设计
《微电子学与计算机》2024年第7期89-95,共7页王彬燏 杨志家 谢闯 连莲 王颖 
国家重点研发计划(2022YFB3204501)。
传统卷积神经网络(Convolutional Neural Network,CNN)专用加速器在实现卷积层算子重构、数据复用和计算资源复用时,会产生硬件资源利用率较低的问题。对此设计了一种基于动态寄存器堆和可重构PE阵列相结合的硬件架构,通过优化数据流使...
关键词：可重构PE 动态寄存器堆 灵活性 资源利用率 
支持9种工作模式的ARM寄存器堆结构设计方法
《实验室研究与探索》2022年第3期155-160,共6页章复嘉 谢澄扬 高顶冲 樊谨 
教育部第二批新工科研究与实践项目(E-ZYJG20200222);浙江省高等教育十三五教学改革研究项目(jg20190158)。
基于自主研发的ARMv7架构教学模型计算机,提出一种与MIPS和RISC-V不同的通用寄存器堆结构设计方法。采用在译码电路中添加工作模式控制等策略,能够支持ARM 9种工作模式。该方法是对非开源的ARM芯片中多工作模式寄存器堆设计技术的模拟实...
关键词：通用寄存器堆 ARMv7架构 工作模式 
高性能通用DSP寄存器扩展设计实现方法
《中国集成电路》2020年第5期67-72,共6页孙立宏 
本文提出一种高性能通用DSP扩展寄存器的设计及实现方法,该方法是我国自主研发的高性能通用DSP中实现寄存器堆扩展的一种新方法,其优点是在不影响现有指令集及指令机器码位宽的前提下,实现对处理器内部寄存器堆的成比例扩展。通过在我...
关键词：寄存器堆 高性能数字信号处理器 指令集 
基于自适应时序匹配的低延迟寄存器堆
《高技术通讯》2018年第2期91-99,共9页元国军 沈华 邵恩 臧大伟 
国家自然科学基金(61572464;61331008);十三五国家重点研发计划(2016YFB0200205)资助项目
指出半导体工艺与晶体管特性参数的随机波动随着芯片特征尺寸不断减小越来越大,传统的基于预匹配的寄存器堆设计方法必须通过增大匹配裕量来保证读写操作的可靠性,为了克服制约寄存器堆性能提升的这一关键因素,提出了一种基于自适应时...
关键词：多端口寄存器堆 自适应时序匹配 低延迟 低功耗 静态随机存储器 
嵌入式存储模块低功耗设计技术
《微处理机》2016年第4期23-26,共4页何晓宇 
随着集成电路进入深亚微米和纳米级工艺阶段,集成电路尤其是片上系统(SOC)的功耗问题已经成为制约新一代电子系统发展最主要的因素之一。片上系统中最为重要的除了处理器单元就是与之配套的嵌入式存储器,其功耗占到了整个片上系统功耗...
关键词：数字系统 嵌入式存储器 片上系统 缓冲器(Cache) 寄存器堆 低功耗设计 
一种1GHz多端口低功耗寄存器堆设计
《计算机工程与科学》2015年第12期2222-2227,共6页李娇 王良华 毕卓 刘鹏 
超标量处理器中的寄存器堆通常采用多端口结构以支持宽发射,这种结构对寄存器堆的速度、功耗和面积提出了很大的挑战。设计了一个64*64bit多端口寄存器堆,该寄存器堆能够在同一个时钟周期内完成8次读操作和4次写操作,通过对传统单端读...
关键词：寄存器堆 单端结构 电源门控 位线悬空 
32×32位三端口寄存器堆的加固设计
《微电子学与计算机》2012年第12期27-30,35,共5页宋丽丽 来逢昌 肖立伊 
为了克服集成电路在辐射环境下所受的影响,在SMIC0.18μm工艺下,设计一款应用于LEON3处理器核中的加固的32×32位三端口寄存器堆.存储单元内部采用改进的双向互锁存储单元(DICE)结构,外围组合电路采用C-element结构.电路模拟结果表明,...
关键词：寄存器堆DICE C-element单元 单粒子翻转 单粒子瞬态 
精简指令集计算机协处理器设计被引量：3
《计算机工程》2012年第23期240-242,246,共4页李辉楷 韩军 翁新钎 贺中柱 曾晓洋 
国家自然科学基金资助项目(61176023)
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验...
关键词：精简指令集计算机 协处理器 高速缓存 并行表查找 寄存器堆 指令集架构 
基于向量扩展多核处理器的矩阵乘法算法优化研究被引量：4
《中国科学技术大学学报》2011年第2期173-182,共10页朱海涛 陈云霁 钱诚 王玲 胡伟武 
国家自然科学基金(60736012;60921002);国家重点基础研究发展(973)计划(2005CB321600);中国高技术研究发展(863)计划(2008AA110901)资助
在GODSON-3B八核处理器平台上,对矩阵乘法算法进行了优化和评估,针对矩阵乘法中A,B,C三个矩阵各自的访存特点,采用不同的方法对其访存行为进行优化,隐藏访存时间,使矩阵乘法性能达到122Gflops,效率为95.3%.
关键词：多核 向量扩展 寄存器堆 矩阵乘法 
寄存器堆设计方法研究
《科技信息》2010年第33期I0033-I0033,I0068,共2页方卓红 
青岛市科技计划项目<可移动高性能电脑加密机的研究与设计>提供支持
本文利用Verilog硬件描述语言设计了一个寄存器堆,并对其进行了仿真测试。该寄存器堆包含32个32位的寄存器,具有2个读端口和1个写端口,仿真结果表明该寄存器堆的功能是正确的。
关键词：集成电路设计 寄存器堆 VERILOG硬件描述语言 仿真 
全选清除导出
共5页<12345>
检索报告 对象比较 聚类工具 使用帮助 返回顶部