一种用于FPGA配置的抗干扰维持电路  

Antijamming Holding Circuit for FPGA Configuration Cell

作　　者：张惠国[1,2] 王晓玲[3] 唐玉兰[1] 于宗光[1,3] 王国章[3] 

机构地区：[1]江南大学信息工程学院,江苏无锡214000 [2]常熟理工学院物理与电子工程学院,江苏常熟215500 [3]中国电子科技集团公司第58研究所,江苏无锡214000

出　　处：《电子学报》2011年第5期1169-1173,共5页Acta Electronica Sinica

基　　金：江苏省自然科学基金(No.BK2007026);广东省产学研合作引导项目(No.2009B090300416)

摘　　要：设计并实现了一种用于FPGA配置的抗干扰维持电路,针对基于SRAM的FPGA配置单元易受噪声影响丢失信息的问题,提出了电压不稳定、低压状态下配置信息的抗干扰维持方案.在设计高面积效率配置单元、分析噪声容限的基础上,得出配置单元静态噪声容限随电源电压单调递增的关系,并进一步设计了基准、电荷泵以及电压比较控制电路构成的可切换电源反馈控制电路,实现了配置单元的稳定供电.仿真及测试结果表明,正常工作电压为2.5V的FPGA芯片能在1.8V低电压下维持配置信息,提高了FPGA芯片的抗干扰性能.An antijamming holding circuit is proposed to solve the problem with data losing under the noise in the SRAM-based FPGA configuration cell.When the structure parameters of the area efficient configuration cell designed,the Static Noise Margin（SNM） of configuration cell increases as the power supply voltage increases.Through the detailed design of the voltage reference,charge pump and voltage comparation circuit,we realized a feedback controlled steady power supply for FPGA configuration cell.Simulation and testing results show,an FPGA with the new structure can hold data in configuration cell under the 1.8V voltage while its normal voltage supply is 2.5V,which improve the antijamming performance of FPGA.

关 键 词：可编程门阵列 静态存储器 低压维持 抗干扰 噪声容限 

分 类 号：TN47[电子电信—微电子学与固体电子学]