Xilinx PCI-Express核总线接口设计与实现  

Design and implement of bus interface on Xilinx PCI-Express core

作　　者：董永吉[1] 陈庶樵[1] 李玉峰[1] 李印海[1] 

机构地区：[1]国家数字交换系统工程技术研究中心,河南郑州450002

出　　处：《电子技术应用》2011年第8期135-138,共4页Application of Electronic Technique

摘　　要：介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。This paper introduces a PCI-Express bus based DMA hardware design, using Verilog HDL hardware description lan guage for its implementation. Using the Xilinx FPGA Virtex-5 family of the design was verified, the result shows that this design readability, reliability and efficiency.

关 键 词：PCI-Express事务层 DMA XILINX IP核 VERILOG HDL 

分 类 号：TP332.3[自动化与计算机技术—计算机系统结构] TP336[自动化与计算机技术—计算机科学与技术]