基于薄埋氧层及三顶层硅的SOI高压LDMOS研究  

SOI High Voltage LDMOS with Triple-Layer Top Silicon Based on Thin BOX

作　　者：雷剑梅[1] 胡盛东[1,2] 朱志[1] 武星河 罗俊[2] 谭开洲[2] 

机构地区：[1]重庆大学通信工程学院,重庆400030 [2]中国电子科技集团公司第二十四研究所,重庆400060

出　　处：《微电子学》2014年第1期101-104,共4页Microelectronics

基　　金：重庆市自然科学基金资助项目(cstcjjA40008);中央高校基本科研业务费科研专项自然科学类项目(CDJZR11160002);中国博士后科学基金面上资助项目(2012M511905);中国博士后科学基金特别资助项目(2013T60835)

摘　　要：详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n+层,当器件处于反向阻断状态时,高浓度n+区部分耗尽,漏端界面处已耗尽n+层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4μm BOX上获得了624V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。A novel SOI high voltage LDMOS with triple-layer top silicon （TLTS） was investigated. The TLTS consisted of n- Si with p-top layer, p- Si in the middle, and n＋ Si on the interface. On Condition of high-voltage blocking state, electric fields of drift region and buried oxide （BOX） were modulated and optimized by triple-layer top silicon, respectively, to obtain a high breakdown voltage of 624 V for TLTS LDMOS with a thin BOX of 0. 4 μm. Compared with several SOI devices, the proposed TLTS LDMOS has a higher FOM.

关 键 词：埋氧层 绝缘体上硅 高压器件 

分 类 号：TN386[电子电信—物理电子学]