CMOS/SOI 4kb静态随机存储器  

CMOS/SOI 4kb SRAM

作　　者：刘新宇[1] 孙海峰[1] 刘洪民[1] 韩郑生[1] 海潮和[1] 

机构地区：[1]中国科学院微电子中心,北京100029

出　　处：《功能材料与器件学报》2002年第2期165-169,共5页Journal of Functional Materials and Devices

摘　　要：对一种CMOS/SOI4kb静态随机存储器进行了研究,其电路采用1k×4的并行结构体系。为了提高电路的速度和降低功耗,采用地址转换监控Address-Translate-Detector(ATD)、两级字线Double-Word-Line(DWL)和新型的两级灵敏放大等技术,其地址取数时间为30ns,最小动态工作电流为30mA(工作电压5V,工作频率2MHz),静态维持电流为1mA。CMOS/SOI4kb静态随机存储器采用1.2μm单层多晶、双层金属的SOICMOS抗辐照工艺技术,其六管存储单元尺寸较小:12.8μm×8.4μm,芯片尺寸为:3.6mm×3.84mm。A kind of CMOS /SOI 4kb Static RAM' s which adopts 1k ×4asynchronous system was investigated.To reduce power and im prove the speed of circuit,the stati c RAM' s uses Double -Word -Line,Address -Transition -Detecti on and two stage amplifier technologies,so it achieves the fast access time:30ns.1.2μm SOI CMOS technology of single poly a nd doublelevel metal is developed fo r CMOS /SOI 4kb SRAM,storage size:12.8μm ×8.4μm,chip size:3.6mm ×3.84mm.

关 键 词：CMOS/SOI 静态随机存储器 ATD电路 DWL技术 抗辐照工艺 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]