CMOS工艺中等离子体损伤WAT方法研究  

Studies on Testing Plasma Damages in WAT in CMOS Technology

作　　者：陈培仓 徐政[1] 李俊[1] 

机构地区：[1]中国电子科技集团公司第58研究所,江苏无锡214035

出　　处：《电子与封装》2016年第6期31-35,共5页Electronics & Packaging

摘　　要：WAT(Wafer Accept Test)即硅圆片接收测试,就是在半导体硅片完成所有的制程工艺后,对硅圆片上的各种测试结构进行电性测试,它是反映产品质量的一种手段,是产品入库前对wafer进行的最后一道质量检验。随着半导体技术的发展,等离子体工艺已广泛应用于集成电路制造中,离子注入、干法刻蚀、干法去胶、UV辐射、薄膜淀积等都可能会引入等离子体损伤,而常规的WAT结构无法监测,可能导致器件的早期失效。设计了新的针对离子损伤的WAT检测结构,主要是缩小了栅端面积,在相同天线比的情况下天线所占面积呈几何级下降,使得评价结构放置在划片区变得可能。WAT tests wafers after accomplish all semiconductor technologies to monitor the quality of products and serves as the last quality testing before delivery. Along with the development of semiconductor technology, plasma technologies have been widely applied in IC manufacturing. Ion implantation, dry etch and UV radiation may bring plasma damages that cannot be found using normal WAT and cause early failure. The article designs a new WAT structure to monitor plasma damages by reducing GATE oxide area, which dramatically reduces antenna area and enables evaluation placement.

关 键 词：CMOS WAT 等离子体 损伤 半导体工艺 

分 类 号：TN307[电子电信—物理电子学]